數位邏輯電路分析與設計

📝 歷屆考古題

• 113年 普考申論題 第四題
  四、如圖三之反相器（inverter）數位電路中，當 vI=5 V 時，試求該反相器之輸出電壓（vO）與功率損耗（P）。（25 分）
  查看 AI 詳解 →
• 112年 普考申論題 第一題
  使用互補式金氧半（Complementary MOS, CMOS）反相器來設計此振盪器，繪製出完整電路。
  查看 AI 詳解 →
• 112年 普考申論題 第二題
  若每一顆 CMOS 反相器均具有相同的高至低輸出轉態延遲時間（tPHL）與低至高輸出轉態延遲時間（tPLH），繪製在三個節點的波形，然後計算最高操作頻率（fmax）。[註：tPLH≠tPHL]
  查看 AI 詳解 →
• 110年 普考申論題 第一題
  畫出 vC與 vO的穩態波形並標註相關電壓大小。（5 分）
  查看 AI 詳解 →
• 110年 普考申論題 第二題
  當 vO 震盪頻率為 100 kHz 且責任週期（duty cycle）為 70\%時，求算 RA 與 RB。（15 分）
  查看 AI 詳解 →
• 109年 普考申論題 第一題
  若S的輸入為邏輯0，試繪出Q1的波形，並求其輸出週期。（5分）
  查看 AI 詳解 →
• 109年 普考申論題 第二題
  承上，D型正反器輸出的電壓位準為1 V（邏輯1）及0 V（邏輯0），若電容C = 1 pF，試求電容的動態功率消耗。（10分）
  查看 AI 詳解 →
• 109年 普考申論題 第三題
  若S的輸入為邏輯1，試繪出Q1的波形，並求其輸出週期。（5分）
  查看 AI 詳解 →
• 108年 普考申論題 第一題
  此四段顯示器共有幾種不同的顯示圖樣？（4 分）
  查看 AI 詳解 →
• 108年 普考申論題 第二題
  以二位元輸入 XY = 00、01、10、11，分別實現圖五(b)中 0、1、2、3 之各圖樣，說明 A、B、C、D 與 X、Y 的關係，並以 AND、OR、NOT 等三種邏輯閘，畫出邏輯電路。（16…
  查看 AI 詳解 →
• 108年 普考申論題 第五題
  一個 4Mbits 記憶體晶片，製作時分成 32 個區塊（blocks），每個區塊有 1024 列（rows），128 行（columns），請計算列位址（rows address），行位址（colu…
  查看 AI 詳解 →
• 107年 普考申論題 第五題
  五、使用 CMOS 邏輯電路設計，則 PMOS 與 NMOS 電路有互補關係。已知 PMOS 部分的電路如下圖，請畫出 NMOS 部分的電路（標出輸入訊號正確位置），及找出此電路的函數關係。（20 分…
  查看 AI 詳解 →
• 105年 普考申論題 第一題
  寫出 Y 與輸入 A、B、C、D 的布林代數關係式。（5 分）
  查看 AI 詳解 →
• 105年 普考申論題 第二題
  列出 Y 與輸入 A、B、C、D 間的真值表。（10 分）
  查看 AI 詳解 →
• 105年 普考申論題 第三題
  繪出同樣功能的邏輯閘電路圖。（10 分）
  查看 AI 詳解 →